

## Предисловие

Дискретные электронные схемы отличаются огромным разнообразием, но все они могут быть разделены на два больших класса: *синхронные* и *асинхронные* (здесь и далее выделяются курсивом термины, поясняемые либо прямо в тексте, либо в глоссарии в конце книги).

Синхронные схемы появились и развивались первыми, продолжая господствовать в промышленности и в настоящее время. Асинхронные схемы имеют ряд преимуществ перед синхронными и получили большое развитие в последние 2—3 десятилетия. Их исследование и построение оформились в отдельное направление электроники — *асинхроннику*. Публикации в этом направлении в последние годы растут лавинообразно. По сложившейся традиции все компромиссные (при тех или иных ограничениях) и смешанные (синхронно-асинхронные) решения относят также к асинхронике.

Тем не менее в силу производственной и, как следствие, ментальной инерции асинхронные схемы не достигли сопоставимого с синхронными уровня промышленного развития.

*Самосинхронные* схемы относятся к асинхронным схемам (детали существующей не очень строгой терминологии приведены в книге далее). Они реализуют «чистый», бескомпромиссный подход в асинхронном построении схем и потому обладают свойствами, недостижимыми при смешанных и компромиссных подходах.

Одни отрасли техники развиваются эволюционно, последовательно, благодаря усилиям многих специалистов. Развитие других можно назвать революционным, происходящим благодаря единичным, прорывным публикациям, открывающим неизвестные ранее пути.

Развитие самосинхронных схем (первоначально и они назывались просто асинхронными) относится к революционному типу. Оно связано с разработками двух выдающихся ученых, которых можно считать классиками в асинхронике. Конечно, они имели сотрудников и соавторов, но, несомненно, были центральными фигурами в своих прорывных исследованиях. Это американский профессор Дэвид Маллер (David E. Muller) и российский профессор Виктор Ильич Варшавский.

В далекие уже 50-е годы XX века дискретные схемы назывались «переключательными» и строились на основе ламповых, транзисторных (транзисторы только появились) и даже релейно-контактных элементов. Хотя для элементов дискретных схем существовали и асинхронные прототипы, практические схемы строились с обязательной синхронизацией, так как иные способы тогда не были известны.



Дэвид Е. Маллер (1924—2008).  
Фото 1959 г. (с разрешения архива Иллинойского университета)

В этих условиях 30-летний профессор прикладной математики Иллинойского университета (США) Д. Маллер задался вопросом об альтернативном способе построения переключательных схем. Тогда практической потребности в этом не было, но сыграл свою роль исследовательский дух. В результате в 1957 году появилась «Теория асинхронных схем» [1] (опубликована в 1959 году), ставшая одним из фундаментов современной асинхроники.

По прошествии лет можно утверждать, что это действительно выдающаяся, классическая работа. Простой и строгий язык, отточенные формулировки и доказательства, полная завершенность. Открыта (доказана) возможность существования асинхронных схем, определены и исследованы их свойства и поведение, сформулированы критерии их распознавания. Не оставлено никаких неясностей, на все возможные теоретические вопросы есть ответы. В современную асинхронику вошли термины «теория Маллера», «гипотеза задержек Маллера», «модель Маллера», «С-элемент Маллера». Разработанный в теории способ определения отсутствия состязаний сигналов остается и поныне базовым критерием для таких схем.

Следует отметить, что «Теория асинхронных схем» — чисто математическая работа. Возможно, поэтому она долгое время не была востребована в электронике.

Д. Маллер участвовал в одном из проектов ILLIAC — серии ЭВМ Иллинойского университета в 50-е годы. Однако асинхронные схемы там не пошли — как из-за их необычности, так и оттого, что производственная база экономически не была готова для реализации таких схем. Первый фактор, в отличие от второго, действует и по сей день.

В этой теории Маллер опередил свое время. В дальнейшем в своих исследованиях он перешел к другим математическим проблемам теории автоматов, формальных языков и иным.

Теория асинхронных (самосинхронных) схем «зависла» на долгие 20 лет. Причина заключалась в том, что из этой теории никак не следовали способы построения конкретных схем, даже простейших, типа самосинхронного элемента И-НЕ или счетного триггера.

Такие способы были разработаны В. И. Варшавским с сотрудниками. В начале 70-х годов Варшавский был уже известным специалистом в теории автоматов. Столкнувшись однажды с трудностью формального синтеза, казалось бы, простого триггера, Варшавский и сотрудники предприняли широкий поиск литературы, в процессе которого и «открыли» для себя теорию Маллера. Эта теория стала основой их исследований и разработок в области уже конкретных самосинхронных схем. В итоге были предложены методы целенаправленного построения практических схем, названных самосинхронными, и множество типовых решений.

Результаты этих работ изложены в книгах [2, 3] и многих статьях. Варшавский со своей группой получили около 180 авторских свидетельств и патентов по самосинхронным схемам, за что сам руководитель был удостоен звания «Изобретатель СССР».

Плодотворная деятельность группы Варшавского, увы, остановилась на этапе внедрения. Группа выиграла всесоюзный конкурс Министерства электронной промышленности на разработку и изготовление самосинхронных микросхем, но произошло это летом 1991 года. Последовавшие политические и экономические преобразования сделали реализацию проекта невозможной.

Через некоторое время костяк группы во главе с Варшавским отбыл в международный университет Аизу (Япония). Но и там, в силу упомянутой промышленной инерции, не удалось реализовать какие-либо проекты конкретных микросхем.

В начале нового века члены группы рассеялись по разным странам и городам, и группа как целое перестала существовать. Последняя большая публикация группы — книга [4].



Виктор Ильич Варшавский (1933—2005)

В России на данный момент направление самосинхронных схем развивается единственной группой специалистов в составе Института проблем информатики РАН (ИПИРАН). Эта группа на рубеже 80—90-х годов сотрудничала (в качестве заказчика) с группой Варшавского и хорошо знакома со всеми ее работами. Усилия группы ИПИРАН направлены на проектирование конкретных самосинхронных схем, разработку методов и программных средств их создания. На счету группы полтора десятка патентов на самосинхронные схемы, публикации и доклады в научных изданиях и на конференциях. С работой группы можно ознакомиться на ее сайте <http://www.samosinhron.ru> (дочернем сайте ИПИРАН).

В настоящее время из-за все большей коммерциализации электроники среди фирм-изготовителей стало модным называть свои изделия самосинхронными (в том или ином варианте термина) с целью привлечения клиентов и заказчиков. Оценить «самосинхронность» таких изделий не представляется возможным, так как схемы их не публикуются. Приводимые же иногда фрагменты схем, «объясняющие» самосинхронность, недостаточны, поскольку это свойство нелокально; более того, порой такие фрагменты показывают как раз обратное — невозможность самосинхронности.

В мире выходит огромное количество публикаций по асинхронным схемам. Подавляющее большинство их не связано с асинхронностью по Маллеру: главным признаком асинхронности считается просто отсутствие глобальной синхронизации. Признаком самосинхронности многие авторы считают запрос-ответное взаимодействие блоков схем. Такое взаимодействие улучшает некоторые характеристики схем, но не является достаточным условием самосинхронности.

Публикуются также исследования схем с истинной самосинхронностью. Это работы в русле Маллера—Варшавского, имеющие явно выраженный теоретический характер и относящиеся в основном к теории автоматов и сетям Петри. Работы Д. Маллера и группы Варшавского также относятся к области теории автоматов. И те, и другие оказались слишком трудны для практических разработчиков электронных схем. В результате сложилась ситуация, когда разработчики электронной аппаратуры либо совсем не знают, либо слабо представляют, как работают самосинхронные схемы и чем они отличаются как от синхронных, так и от других асинхронных схем.

Единственной методологией, позволяющей разрабатывать самосинхронные схемы, является методология *Null Convention Logic* (NCL) [5] фирмы Theseus Research Incorporated. NCL-методология появилась в конце 1990-х годов и изложена без упоминания основополагающих работ Маллера и Варшавского. Методология, по-видимому, претендующая на новизну, содержит ряд далеко не новых приемов. Одна из главных ее основ — двухфазная дисциплина — была предложена группой Варшавского в [2] за 20 лет до появления NCL. В последней предлагается жесткая конвейерная структура построения схем с запрос-ответным взаимодействием, также давно известная, и ограниченный набор базовых элементов. С одной стороны, это позволило избежать больших проблем проектирования, но, с другой стороны, получаемые схемы весьма далеки от оптимальности. По разным оценкам, имеющимся в литературе, такие схемы в 2,5—4 раза избыточнее по числу транзисторов сравнительно с другими возможными решениями и соответственно неоптимальны по быстродействию и энергопотреблению. Следует отметить также, что фирма только пропагандирует методологию, но изделий по ней не выпускает, заказы на проектирование не принимает и программных средств не предоставляет. Более подробно NCL-методология рассмотрена далее в книге.

Таким образом, при немалом числе теоретических работ по *самосинхронике* весьма велик дефицит литературы, доступной большинству разработчиков схем и систематически излагающей все аспекты создания самосинхронных схем — от теории до практики.

Настоящая книга предназначена по возможности заполнить этот пробел.

# Глава 1

## ВВЕДЕНИЕ В САМОСИНХРОНИКУ

---

### 1.1. Проблемы работы и особенности цифровых схем

Отличительные особенности самосинхронных схем (СС-схем) связаны с надежностью их функционирования. Термины, относящиеся к надежности, определены в стандарте [6] и ниже будут выделены кроме курсива жирным шрифтом.

Одна из главных проблем работы цифровых электронных схем — возникновение **ошибок**. Ошибки в данном случае — это несоответствие значений сигналов внутри схемы и на ее выходах правильным значениям, предусмотренным при их создании.

Ошибки могут порождаться внешними воздействиями и внутренними причинами.

Внешние воздействия связаны с такими факторами, как электромагнитные наводки, удары энергичных элементарных частиц, влажность, перегрузки и другие подобные явления. Вопрос защиты от внешних воздействий составляет отдельное направление исследований и не является предметом данной книги.


Внутренние причины ошибок обусловлены способом построения схемы и условиями, в которых она работает. Таких внутренних причин две.

1. **Состязания** сигналов (*гонки*) на элементах, т. е. такие изменения входов элементов, которые вызывают ошибочные изменения их выходов и, как результат, выходов всей схемы.

2. Возникновение **отказов** схемы. Отказы происходят при потере физической работоспособности внутренних структур, вызванной условиями работы: температурой, напряжением питания, а также старением и другими процессами.

На примере состязаний можно объяснить синхронный и асинхронный принципы работы схем. Собственно, синхронный принцип и возник как способ избежать состязаний.

Доказано (и это практически очевидно), что любой логический элемент, имеющий два или более входов, подвержен состязаниям. Рассмотрим логический элемент на рис. 1.1, а.



**Рис. 1.1.** Логический элемент (а) и элемент с блокирующим сигналом  $C$  (б)

В любом элементе всегда найдется пара входов, например  $x_1$  и  $x_2$ , обладающая следующим свойством: если  $x_1$  меняется первым, а  $x_2$  — вторым, то выход  $y$  не меняется; если же сначала меняется  $x_2$ , а затем  $x_1$  (с некоторой задержкой), то на выходе  $y$  появится импульс, как правило, нежелательный. Этот эффект и составляет сущность гонок.

Причины неодновременного, рассогласованного изменения сигналов известны: разброс параметров и, соответственно, задержек схемы, старение, влияние нагрузок, температуры, напряжения питания и других факторов.

Поскольку при произвольном порядке изменений входных сигналов элементов избежать гонок невозможно, единственным путем борьбы с ними будет упорядочение этих изменений, т. е. введение дисциплины сигналов.

Дисциплина сигналов состоит в том, что в работе схемы или ее частей чередуются два периода: в одном периоде изменения входов допустимы (разрешенный период), а в другом — нет (запрещенный период).

Одним из простейших способов организации дисциплины является введение блокирующего сигнала (рис. 1.1, б, сигнал  $C$ ). Разрешенный и запрещенный периоды определяются его значениями: на рисунке при  $C = 1$  — запрещенный, при  $C = 0$  — разрешенный период.

Синхронный принцип реализуется тем, что блокирующий сигнал подается от тактового генератора, который и определяет оба периода. Как правило, тактовый генератор является общим (глобальным) для всей схемы.

Асинхронный принцип отличается от синхронного тем, что либо блокирующего сигнала нет и дисциплина организуется другим способом, либо, если он есть, формируется локально и не связан с глобальным тактированием.



Разнообразие возможных дисциплин при асинхронном принципе порождает и большое разнообразие асинхронных схем.

Например, широко известна так называемая *соседняя дисциплина*, когда в разрешенный период (см. рис. 1.1, *a*) допускается изменение только одного входного сигнала. При изменении одного сигнала гонок не возникает. Запрещенный период в этом случае необходим для подготовки схемы к следующему циклу.

Возможность возникновения гонок сильно зависит от способа формирования разрешенного и запрещенного периодов.

В *синхронном принципе* эти периоды выбираются априорно, исходя из худшего случая и «с запасом», когда можно считать, что изменения сигналов (переходные процессы) закончились. В этом принципе текущие (фактические) изменения задержек элементов схемы, по сути, не учитываются, что и является причиной возможных гонок.

В *асинхронном принципе* периоды, как правило, не постоянны, и принимаются те или иные меры согласования их длительностей с текущими задержками. В ряде асинхронных реализаций для этого используются определенные допущения и предположения. Например, в соседней дисциплине запрещенный период должен превышать длительность переходных процессов, инициированных в разрешенном периоде. Другой пример — «моделирование» задержки некоторого фрагмента схемы цепочкой инверторов. Здесь предполагается, что при одинаковых внешних условиях задержка фрагмента и цепочки инверторов меняется одинаково. Тем не менее во всех подобных случаях избежать несоответствия априорных оценок характеру действительных процессов не удастся, и эти несоответствия могут порождать гонки.

Принципиальным отличием *самосинхронного принципа* является то, что оба периода определяются не предположительно, а по *фактической окончанию* переходных процессов. И как бы ни менялись задержки элементов в этом случае, гонки возникнуть не могут.

Вернемся к проблеме ошибок. Радикальным решением этой проблемы было бы устранение двух названных их причин.

В существующих подходах (помимо самосинхронного) гонки не могут быть устранены полностью. Можно устранить их в каком-либо блоке, но в окружающих его схемах надо обеспечить дисциплину сигналов для этого блока. Окружающие схемы, однако, для ликвидации гонок тоже требуют обеспечения дисциплины в своих окружениях и т. д. Задача оказывается нереальной.

А каково идеальное решение для второй причины ошибок? Предвидеть отказы при работе схемы невозможно, однако ошибок не будет, если сразу после отказа схема остановится и не выдаст на выходах

непредусмотренных значений. В книге [3] данное свойство называется самопроверяемостью (в действующем стандарте [6] — *самопроверка*). Однако более близкий стандартный термин, отражающий это свойство, — *отказобезопасность*, определяемая как «свойства изделия, ориентированные на сохранение безопасности в случае отказа». Это общее понятие конкретизируется для рассматриваемого свойства в следующем разделе.

Уникальность и замечательность самосинхронных схем состоят в том, что они реализуют практически идеальное решение: гонки в них отсутствуют полностью и отказобезопасность также обеспечена, поскольку схемы останавливаются при возникновении отказов по широкому набору наиболее значимых причин.

## 1.2. Самосинхронные схемы и их свойства

Название «самосинхронные схемы» впервые появилось в работах Варшавского с сотрудниками. В книге [3] такие схемы еще назывались аperiодическими или самосинхронизирующимися, но позже авторы перешли на термин «самосинхронные». Теория самосинхронных схем основана на теории Маллера [1].

Условия применения теории для таких схем получили название *модели Маллера*. В ней принято, что задержки элементов приведены к их выходам, а задержки межсоединений после разветвлений пренебрежимо малы по сравнению с задержками элементов. Под элементом понимается устройство, имеющее один выход и описываемое одним логическим уравнением. Задержка элемента может иметь любое конечное значение. Более подробно об элементах СС-схем рассказано в главе 2.

В теории Маллера рассматриваются схемы, удовлетворяющие данной модели и имеющие свойство *полумодулярности* [1]; этот термин поясняется в разделе 2.3. Подобные схемы были названы *speed-independent*, что по-русски можно передать как независимые от задержек элементов по Маллеру (НЗЭМ).

В работах Варшавского с сотрудниками [2, 3] доказано, что самосинхронные схемы кроме свойства НЗЭМ имеют еще и диагностические свойства. По мнению авторов, «решающим достоинством аperiодических схем являются их самодиагностические свойства».

Более точное описание самосинхронности приведено в главе 5, а с внешней, потребительской точки зрения можно дать такое определение [7].

[ . . . ]