Ваш любимый книжный интернет-магазин
Ваш город: Москва
Ваше местоположение – Москва
 Да 
От вашего выбора зависит время и стоимость доставки
Корзина: пуста
Авторизация 
  Логин
  
  Пароль
  
Регистрация  Забыли пароль?

Поиск по каталогу 
(строгое соответствие)
ISBN
Фраза в названии или аннотации
Автор
Язык книги
Год издания
с по
Электронный носитель
Тип издания
Вид издания
Отрасли экономики
Отрасли знаний
Сферы деятельности
Надотраслевые технологии
Разделы каталога
худ. литературы
Читайте отзывы покупателей и оценивайте качество магазина на Яндекс.Маркете

Язык SystemVerilog для синтеза

В наличии
Местонахождение: МоскваСостояние экземпляра: новый
Бумажная
версия
Автор: Соловьев В.В.
ISBN: 978-5-9912-0970-0
Год издания: 2022
Формат книги: 70×100/16 (170×240 мм)
Количество страниц: 440
Издательство: М.: Горячая линия – Телеком
Цена: 1263 руб.
Положить в корзину
Позиции в рубрикаторе
Отрасли знаний:
Код товара: 630204
Способы доставки в город Москва *
комплектация (срок до отгрузки) не более 4 рабочих дней
Возможность
оплаты при
получении заказа
Самовывоз из Москвы (собственные пункты самовывоза) Нет, только предоплата
Самовывоз из города Москва (пункты самовывоза партнёра CDEK)Есть, наличными и банковской картой
Курьерская доставка CDEK из города МоскваЕсть, наличными и банковской картой
Доставка Почтой России из города МоскваЕсть, наличными
Экспресс-доставка EMS из города МоскваНет, только предоплата
      Аннотация: Рассмотрена версия популярного языка проектирования SystemVerilog, предназначенная для синтеза. Достаточно полно описаны основные синтаксические элементы и конструкции языка с точки зрения их практического использования. Каждая конструкция языка сопровождается примером. Изложение материала не привязывается к определенной элементной базе или конкретному программному средству проектирования, поэтому материал книги может использоваться при разработке проектов как на микросхемах ASIC, так и на FPGA(ПЛИС). Язык SystemVerilog полностью наследует язык Verilog и предоставляет новые возможности для разработки больших и сложных проектов на самых верхних уровнях проектирования: системном, абстрактном и уровне транзакций. Кроме того, язык SystemVerilog включает новые языковые конструкции верификации проектов, обеспечивающие новые возможности для описания тестового окружения сложного проекта. В результате получился язык с очень широкими и разнообразными возможностями, которые трудно в деталях описать в одной книге. В предлагаемой книге, в основном, описываются конструкции языка SystemVerilog, которые предназначены для синтеза. При этом некоторые конструкции языка, используемые только для моделирования, также упомянуты в данной книге.
      Для разработчиков цифровых систем, преподавателей и студентов соответствующих специальностей, научных работников, аспирантов, может использоваться в качестве справочника языка SystemVerilog, а также самостоятельного изучения языка.